BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-345970

(43) Date of publication of application: 14.12.1999

(51)Int.CI.

H01L 29/78

H01L 27/108

H01L 21/8242

(21)Application number: 11-122947

(71)Applicant: INTERNATL BUSINESS MACH

CORP <IBM>
TOSHIBA CORP

(22)Date of filing:

28.04.1999

(72)Inventor: ·KATADA TOMIO

ARTHUR C AAMERA

KARANAM BARASUBRAMANYAM

SHAN-BIN KO

(30)Priority

Priority number: 98 66976


Priority date: 28.04.1998

Priority country: US

(54) METHOD FOR FORMING OXIDE FILM OF GATE STRUCTURE SIDE WALL

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the abnormal oxidation of the side wall of a polycide gate conductive layer in the oxidizing heat treatment process after RIE process of the polycide gate conductive layer of a semiconductor memory cell. SOLUTION: The heat treatment for oxidizing the side wall of a polycide gate conductivity layer 30 is carried out in two processes which have the different conditions. A thin oxide film 42 is formed on the side wall of a polycide tungsten gate conductivity layer 30 by carrying out the first heat treatment process in a non-active atmosphere. Next, in the second heat treatment process, a thick oxide film 44 without an abnormal oxidation is formed by carrying out a heat treatment in a strong oxidizing atmosphere.



LEGAL STATUS

[Date of request for examination]

25.02.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-345970

(43)公開日 平成11年(1999)12月14日

(51) Int.Cl.6

識別記号

FΙ

H01L 29/78 27/108

21/8242

H01L 29/78

301G

27/10

671Z

審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出願番号

特願平11-122947

(22)出顧日

平成11年(1999) 4月28日

(31)優先権主張番号 09/066976

(32)優先日

1998年4月28日

(33)優先権主張国

米国(US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(74)代理人 弁理士 鈴江 武彦 (外3名)


最終頁に続く

(54) 【発明の名称】 ゲート構造側壁の酸化膜の形成方法

(57)【要約】

【目的】 半導体メモリセルのポリサイド・ゲート導電 層のRIE加工後の酸化熱処理工程中におけるポリサイ ド・ゲート導電層の側壁の異常酸化を防止する。

【構成】 ポリサイド・ゲート導電層30の側壁を酸化 させるための熱処理を条件の異なる二工程に分けて行 う。第1の熱処理工程を不活性雰囲気内で行うことによ りポリサイドタングステン・ゲート導電層30の側壁に 薄い酸化膜42を形成し、ついで第2の熱処理工程で強 い酸化雰囲気内で熱処理を行うことにより異常酸化のな い厚い酸化膜44を形成する。



1

【特許請求の範囲】

【請求項1】 半導体基板上に、絶縁膜、導電層、金属 シリサイド層を順次形成する工程と、前記絶縁膜、導電 層、および金属シリサイド層をエッチングして、ゲート 絶縁膜、ゲート導電層、およびゲートシリサイド層から なるゲート構造を形成する工程と、

前記ゲート構造を第1の熱処理条件で熱処理して前記ゲ ート構造の側壁に薄い酸化膜を形成し、ついで第2の熱 処理条件で熱処理して前記薄い酸化膜を厚くし、それに より前記ゲート構造の側壁に酸化膜を形成する工程と、 を具備してなるゲート構造側壁の酸化膜の形成方法。

【請求項2】 第1の熱処理条件は不活性雰囲気を規定 しており、第2の熱処理条件は活性雰囲気を規定してい ることを特徴とする、請求項1記載のゲート構造側壁の 酸化膜の形成方法。

【請求項3】 第1の熱処理条件の不活性雰囲気は窒素 (N₂) 雰囲気であり、第2の熱処理条件の活性雰囲気 は酸素(○2)雰囲気であることを特徴とする、請求項 1記載のゲート構造側壁の酸化膜の形成方法。

【請求項4】 第1の熱処理条件の不活性雰囲気はアル 20 ゴン (Ar) 雰囲気であり、第2の熱処理条件の活性雰 囲気は酸素(○₂)雰囲気であることを特徴とする、請 求項1記載のゲート構造側壁の酸化膜の形成方法。

【請求項5】 第1の熱処理条件は不活性雰囲気に20 %以下の酸素を含んだ弱い酸化性雰囲気を規定してお り、第2の熱処理条件は強い酸化性雰囲気を規定してい ることを特徴とする、請求項1記載のゲート構造側壁の 酸化膜の形成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、ゲート構造側壁 の酸化膜の形成方法に関し、特に、ゲート構造をエッチ ング処理により形成した後の後酸化処理におけるゲート シリサイド層の側壁の異常酸化を防止するための方法に 関する。

[0002]

【従来の技術】半導体技術の分野では、素子の薄膜化お よび小型化が一層進んでおり、たとえば最新のDRAM セルでは、 ゲート絶縁膜の厚さは50ないし80オン グストローム程度、また金属シリサイド層さは500な 40 いし1000オングストローム程度の薄さになってい る。また、幅は、0.35μπ程度に小型化されてい る。そのゲート構造は、一般に、図15に示すように、 シリコン半導体基板12上に順次積層された、薄いSi O₂ ゲート絶縁膜 (ゲート絶縁膜) 26、N+ シリコン ゲート導電層 (ゲート導電層) 28、タングステンシリ サイド (WSi)層 (金属シリサイド層)30、および チッ化シリコン (SiN) キャップ層 (キャップ層)3 2から成っている。N⁺ シリコンゲート導電層28とそ の上に形成されたWSiB30とから成る構成は、-般50 法におけるように、この熱処理を実質的に酸素(O_2)

にポリサイド (WS i /N⁺ シリコン) ゲート層と呼ば れる。図15に示すようなゲート構造を形成するために は、従来、図16に示すように、シリコン半導体基板上 に、熱酸化により薄いSiOz膜(絶縁膜)14を、C VD法によりN⁺ シリコン導電層(導電層)16を、ス パッタ法によりタングステンシリサイド(WSi)層 (金属シリサイド層) 18を、およびLPCVD(減圧 CVD) 法によりチッ化シリコン(SiN)層(キャッ プ層)20を順次積層し、この積層材料層上にさらにフ 10 ォトレジストを塗布して、図16に示すように、フォト レジスト膜22を形成し、ついでフォトレジスト膜をパ ターンニングして、図17に示すように、レジストパタ ーン24を形成する、とのレジストパターンをマスクに 用いて積層材料層を反応性イオンエッチング(RIE: Reactive Ion Etching) によりパタ ーニングすることにより図15に示すようなゲート構造 を形成している。とのエッチング処理により、しかしな がら、 N^+ シリコン導電層およびWSi 層の側壁が露出 するとともにシリコン半導体基板の表面が露出されるた めシリコン半導体基板の表面への不純物の侵入による汚 染やエッチングによるダメージが生じる。良好なゲート 構造を実現するためには、このダメージを除去する必要 があり、そのために従来では上記エッチング処理後に後 酸化処理として、実質的に酸素(〇2)100%の雰囲 気において急速熱処理すなわちラピッド・サーマル・プ ロセッシング (RTP:Rapid Thermal P rocessing)を行ってN⁺シリコン導電層およ びWSi層の露出側壁およびシリコン半導体基板の露出 表面を酸化させる。すなわち、N⁺ シリコン導電層およ びWSi層の露出側壁、およびシリコン半導体基板の露 出表面に後酸化熱処理により,図18に示すように、酸 化膜34を形成する。との後酸化熱処理により、ゲート 構造を形成する際のエッチング処理により生じた上記ダ メージが除去される。同時に、上記後酸化熱処理によ り、図18に示すように、ポリシリコン層縁部の下部に 生じるバーズビーク36によりこの部分の電界強度が低 滅されるとともにゲート・ドレイン間キャパシタンスが 減少してアクセス時間が短縮する。

【0003】しかしながら、従来の上記後酸化熱処理方 法においては、異常酸化38が生じやすい。異常酸化 は、図18に示すように、特にWSi層の側壁酸化にお いて生じやすい。すなわち、酸素(O2)雰囲気におい て熱処理するとWSiはWO。とSiO₂に分解され る。WO。は蒸発し、SiOz膜がWSi層の側壁に形 成される。このように分解されるとき、SiOz膜の形 成に寄与するようにSiがN⁺シリコン導電層からWS i層に供給される。ところで従来では、この熱処理を実 質的に酸素(〇2)100%の雰囲気すなわち酸化性の 強い雰囲気において行っている。しかしながら、従来方

3

100%の雰囲気すなわち酸化性の強い雰囲気において行うと、反応が急激に生じ、N⁺シリコン導電層からWSi層へのSiの供給が不足し良好なSiO。膜の形成が困難となる。一方、反応が急激に生じることにより、多量のWO。が蒸発するので、結果的に、形成される酸化膜はボーラスになってしまい、そのため酸化が一層急激に進み、図18に示すように、WSi層の側壁の異常酸化に至る。このようなメカニズムで生じる異常酸化は、特に、ゲート構造の薄膜化が進んできた最新のメモリセルにおいては、深刻な問題となってきている。異常10酸化は、膜厚が薄くなり体積が小さくなればなるほど生じ易くなるからである。

【0004】図19は従来方法により実際に形成されたWSi/poly-Siゲート構造の後酸化熱処理後を示しており、また図20は、その斜視概観を示している。図19および図20において、異常酸化が顕著に生じているのがわかる。

[0005]

【発明が解決しようとする課題】ゲート構造のWSi層 (金属シリサイド層)の側壁酸化における異常酸化の上 20 述の問題は、ゲート、特にWSi層の寸法および厚さが小さくなるにつれて厳しい問題となる。また、異常酸化の結果、WSi層の側壁に突出して形成される酸化膜バンプのために、ゲートへのコンタクト抵抗が増大し、またビット線コンタクトの制御性が低下、さらにビット線とが一ト線との間のリーク電流が増加する。

【0006】 この発明は、上述のような事情に鑑みなされたものであり、その目的は、半導体装置のゲート構造を形成する際に行われるエッチング処理によりゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面に生じたダメージを除去するための後酸化熱処理における異常酸化、特に金属シリサイド層の側壁の異常酸化、を防止するための方法を提供することである。

[0007]

【課題を解決するための手段】との発明は、半導体装置のゲート構造を形成する際に行われるエッチング処理により生じたダメージを除去するため該エッチング処理後に行われる後酸化のための急速熱処理すなわちラビッド・サーマル・プロセッシング(RTP:Rapid Thermal Processing)を二工程の急速熱処理(RTP)から成るものとしたことを特徴とする。第1のRTP工程は700ないし1000℃程度の温度の不活性雰囲気において120秒間アニールする工程であり、第2のRTP工程は1000ないし1150℃程度の温度の酸素雰囲気において100秒間アニールする工程である。この二工程の熱処理により、エッチング処理の際にゲート構造および半導体基板に生じたダメージを除去する。第1のRTP工程における不活性雰囲気での熱処理により、金属シリサイド層の側壁に薄い酸気での熱処理により、金属シリサイド層の側壁に薄い酸気での熱処理により、金属シリサイド層の側壁に薄い酸

化膜を形成する。これは不活性雰囲気に存在する微量の酸素により、低速度の酸化が進行するためである。ついで、第2のRTP工程での1000ないし1150℃の温度の酸素雰囲気での熱処理により上記薄い酸化膜を充分な膜厚まで厚くする。第2のRTP工程を行う際、第1のRTP工程において金属シリサイド層の側壁に、薄いが安定した酸化膜がすでに形成されているので、異常酸化が生じることはない。

【0008】この発明によれば、半導体基板上に、絶縁膜、導電層、金属シリサイド層を順次形成する工程と、前記絶縁膜、導電層、および金属シリサイド層をエッチングして、ゲート絶縁膜、ゲート導電層、およびゲートシリサイド層からなるゲート構造を形成する工程と、前記ゲート構造を第1の熱処理条件で熱処理して前記ゲート構造の側壁に薄い酸化膜を形成し、ついで第2の熱処理条件で熱処理して前記薄い酸化膜を厚くし、それにより前記ゲート構造の側壁に酸化膜を形成する工程と、を具備してなるゲート構造側壁の酸化膜の形成方法が提供される。

【0009】第1の熱処理条件は不活性雰囲気を規定しており、第2の熱処理条件は活性雰囲気を規定している ことが好ましい。

【0010】第1の熱処理条件の不活性雰囲気は窒素 (N2)雰囲気であり、第2の熱処理条件の活性雰囲気 は酸素(O2)雰囲気であることが好ましい。

【0011】第10熱処理条件の不活性雰囲気はアルゴン (Ar) 雰囲気であり、第20熱処理条件の活性雰囲気は酸素 (O_2) 雰囲気であることが好ましい。

を形成する際に行われるエッチング処理によりゲート導 【0012】第1の熱処理条件は不活性雰囲気に20% 電層および金属シリサイド層の露出側壁およびシリコン 30 以下の酸素を含んだ弱い酸化性雰囲気を規定しており、 半導体基板の露出表面に生じたダメージを除去するため 第2の熱処理条件は強い酸化性雰囲気を規定しているこの後酸化熱処理における異常酸化、特に金属シリサイド とが好ましい。

【0013】第1の熱処理条件の熱処理工程は第1の加熱炉を用いて行い、第2の熱処理条件の熱処理工程は第2の加熱炉を用いて第1の加熱炉から分離して行うことが好ましい。

【0014】第1の熱処理条件の熱処理工程および第2の熱処理条件の熱処理工程は同じ加熱炉を共通に用いて行うことが好ましい。

40 【0015】第1の熱処理条件の熱処理工程と第2の熱処理条件の熱処理工程との間にさらに清浄工程を具備することが好ましい。

【0016】前記導電層はポリシリコン層であるととが 好ましい。

【0017】前記金属シリサイド層はタングステンシリ サイド層であることが好ましい。

【0018】前記金属シリサイド層はモリブデンシリサイド層であることが好ましい。

ージを除去する。第1のRTP工程における不活性雰囲 【0019】第1の熱処理条件における加熱温度は70 気での熱処理により、金属シリサイド層の側壁に薄い酸 50 0℃ないし1000℃であり、第2の熱処理条件におけ 5

る加熱温度は1000℃ないし1150℃であることが 好ましい。

[0020]第1の熱処理条件における加熱温度は80 0℃であり、第2の熱処理条件における加熱温度は10 50℃であることが好ましい。

【0021】第1の熱処理条件における加熱時間は10 0ないし150秒であり、第2の熱処理条件における加 熱時間は20ないし120秒であることが好ましい。

[0022] 第1の熱処理条件における加熱時間は12 0秒であり、第2の熱処理条件における加熱時間は65 10 秒であることが好ましい。

【0023】第1の熱処理条件における加熱時間は12 0秒であり、第2の熱処理条件における加熱時間は10 0秒であることが好ましい。

【0024】第1の熱処理条件における加熱温度は800℃であり、第2の熱処理条件における加熱温度は1100℃であることが好ましい。

【0025】第1の熱処理条件における加熱時間は12 0秒であり、第2の熱処理条件における加熱時間は40 秒であることが好ましい。

[0026]

【発明の実施の形態】以下、この発明の実施の形態を図面を参照しながら説明する。

【0027】この実施の形態では、後酸化熱処理のための急速熱処理すなわちラビッド・サーマル・プロセッシング(RTP: Rapid Thermal Processing)として二工程から成るRTP方式を採用することにより金属シリサイド層の側壁の異常酸化を防止する方法を開示する。

【0028】図1に示すように、シリコン(Si)半導 30 体基板たとえば結晶方位<100>のP型シリコン半導体基板12上に、50ないし80オングストローム程度の薄いSiO₂膜(絶縁膜)14を熱酸化により、N型不純物のドープされたN⁺シリコン層(導電層)16をCVD法により、タングステンシリサイド(WSi)層(金属シリサイド層)18をスパッタ法により形成する。このときWSi膜はアモルファス相である。次いで、LPCVD(減圧CVD)SiN層(キャップ層)20をLPVCD法により順次形成する。SiN層(キャップ層)20の形成温度は約780℃であるので、タ 40ングステンシリサイド(WSi)層は正方晶へと結晶化する。

【0029】ついで、図1に示すように、上記構成の半導体基板上にフォトレジストを全面に塗布してフォトレジスト膜22を形成し、ついでこのフォトレジスト膜22をパターニングして、図2に示すように、レジストパターン24を形成する。

【 $0\,0\,3\,0$ 】ついで、形成したレジストパターン $2\,4\,e$ すなわち、第 $1\,0RTP$ 工程により、図 $4\,e$ に示されるよマスクに用いて、N型不純物のドープされた N^+ シリコ うに、金属シリサイド層の側壁に薄い酸化膜 $4\,2\,e$ 形成ン層 $1\,6$ 、 $WSi層<math>1\,8$ 、およびLPCVDSiN層2 50 する。第 $1\,0RTP$ 工程においては、 $N_2\,$ 雰囲気すなわ

0をRIE処理すなわち反応性イオンエッチング処理 し、図3に示すように、ゲート構造を形成する。との 時、エッチング処理はSiО₂ 膜14が半導体基板の全 面に残るように行う。しかしながら実際には、S i O2 膜14のエッチング処理は半導体基板の全面でバラツキ を生じ、半導体基板は部分的に露出してしまう。ゲート 構造は、ゲートSiO₂膜(ゲート絶縁膜)26、N⁺ シリコンゲート層 (ゲート導電層) 28、₩Si層(金 属シリサイド層)30、およびSiNキャップ層(キャ ップ層) 32とから成る。N* シリコンゲート層28と その上に形成されたWSi層30とから成る構成は、一 般にポリサイド (WSi/N⁺ シリコン) ゲート層と呼 ばれる。ゲートSiО₂膜26は、たとえば256Мb DRAMの転送ゲート酸化膜である。ゲート構造を形成 するために行った上記エッチング処理により、ゲート導 電層および金属シリサイド層の露出側壁およびシリコン 半導体基板の露出表面にダメージが生じる。

【0031】ついで、とのダメージを除去するために、 ゲート導電層および金属シリサイド層の露出側壁および 20 シリコン半導体基板の露出表面に酸化膜を形成する。と の酸化膜形成工程を後酸化という。酸化膜を形成するた めに、ゲート構造を形成するために行った上記エッチン グ処理後に後酸化処理として急速熱処理すなわちラビッ ド・サーマル・プロセッシング(RTP)を行う。それ によりゲート導電層および金属シリサイド層の露出側壁 およびシリコン半導体基板の露出表面に酸化膜を形成す る。この後酸化熱処理は、第1および第2の工程からなる 二工程で行う。この熱処理に先立って予備洗浄を行い、 ついで、後酸化熱処理の上記第1および第2の工程を順次 行う。具体的には、図6に示すように、第1の熱処理工 程で、800℃の不活性ガス雰囲気内たとえばN₂ガス 雰囲気内において120秒間アニールを行い、つづいて 第2の熱処理 工程で、1050ないし1100℃の温 度の○2 ガス雰囲気内において100秒間アニールを行 う。 N₂ ガス不活性雰囲気はアルゴン(Ar)不活性雰 囲気に変えてもよい。さらに、第1の熱処理工程におけ るアニーリング温度は700ないし1000℃程度の範 囲内で、また第2の熱処理工程におけるアニーリング温 度は1000ないし1150℃程度の範囲内で適宜選択 する。また、第1の熱処理工程におけるアニーリング時 間および第2の熱処理工程におけるアニーリング時間も それぞれアニーリング温度との関係から最適な時間を適 宜選択する。との二工程の熱処理により、ゲート導電層 および金属シリサイド層の露出側壁およびシリコン半導 体基板の露出表面に、安定した膜厚および膜質の酸化膜 が形成され、それによりゲート構造をエッチング処理に より形成した際に生じた上述のダメージが除去される。 すなわち、第1のRTP工程により、図4に示されるよ ろに、金属シリサイド層の側壁に薄い酸化膜42を形成

ち不活性雰囲気内で熱処理されるので、極端な酸化は生 じない。半導体基板を加熱炉に挿入する作業時に加熱炉 内に外部雰囲気から巻き込まれる20%以下の極めて少 量の酸素(○₂)によって酸化されるのみである。した がって、酸化速度が遅いためW○。の形成もほとんど生 じず、またN⁺ シリコンゲート層からのS i の必要とさ れる供給量もわずかでよいのでSiの供給がSiO2の 形成に不足しないので、金属シリサイド層の側壁に形成 される薄い酸化膜はポーラスとなることなく、安定した 膜厚および膜質のものとなる。第2のRTP工程での1 10 000ないし1150℃の温度の酸素雰囲気においてさ らに熱処理し、図5に示されるように、上記薄い酸化膜 の膜厚を充分に厚くし、厚い酸化膜44を形成する。第 2のRTP工程では、実質的に酸素(O₂)100%の 雰囲気内すなわち高い酸化性雰囲気内で熱処理を行うの で強い酸化が生じるが、第1のRTP工程において金属 シリサイド層の側壁に、薄いが安定した酸化膜42がす でに形成されているので酸化速度が適正に保たれる。金 属シリサイド側壁表面でのSiの消費速度に比べN⁺シ リコンゲート層からWSi層へのSiの供給量が上まわ 20 る。このためW○。の形成もなく異常酸化が生じること はない。

【0032】図6は上記実施の形態を時間ダイアグラム で示しているものである。窒素(N2)が供給され40 0℃程度に加熱されている第1工程用加熱炉内に図1に 示されるゲート構造を有する半導体基板をキャリアアー ムを用いて挿入し、図6に示されるように、温度を80 0℃に上昇させ、120秒間加熱する。半導体基板を加 熱炉に挿入する作業時に加熱炉内に20%以下の極めて 少量の酸素(O₂)が外部雰囲気から巻き込まれる。と 30 【0037】図11に、第1RTP工程を800℃、N の少量の酸素(O2)によってゲート側壁に、図4に示 されるように薄い酸化膜42が形成される。ついで、半 導体基板を第1工程用加熱炉から取り出し、図6に示さ れるように、酸素(○2)が供給され400℃程度に加 熱されている第2工程用加熱炉内に半導体基板をキャリ アアームを用いて挿入し、温度を1050℃に上昇さ せ、100秒間加熱する。それにより、薄い酸化膜の膜 厚が充分に厚くなり、図5に示されるように、厚い酸化 膜44が形成される。

【0033】図7は上記実施の形態の方法により実際に 40 形成されたゲート配線を示しており、また図8は、その 斜視概観を示している。図7および図8において、異常 酸化が生じておらず、膜厚および膜質の安定した酸化膜 が形成されているのがわかる。

【0034】図9は他の実施の形態に係るRTP工程を 時間ダイアグラムで示しているものである。この実施の 形態は、第1の実施の形態におけるように、使用する加 熱炉を第1工程用加熱炉および第2工程用加熱炉に分け るのではなく、一つの加熱炉を第1工程用および第2工 程用に共通に使用するものである。1%酸素(O_2)を 50 図12から明らかなように、Nチャンネル型MOSFE

炉内に供給しながら400℃程度に加熱されている加熱 炉内に、図3に示されるゲート構造を有する半導体基板 をキャリアアームを用いて挿入し、図9に示されるよう に、温度を800℃に上昇させ、30秒間加熱する。そ れにより、1%酸素の弱い酸化性によって、図4に示さ れるように、薄い酸化膜42が形成される。その後、上 記炉内において100%酸素(〇2)雰囲気にガス置換 (substitution)し、15秒間保持する。 ついで、半導体基板を上記炉から取り出すことなく炉内 に保持したまま、図9に示されるように、炉の温度を1 050℃に上昇させ、100秒間加熱する。それによ り、薄い酸化膜が充分に厚くなり、図5に示されるよう に、厚い酸化膜44が形成される。

【0035】上述のように、この発明においては、後酸 化熱処理を二工程で行っている。すなわち、従来の技術 における熱処理工程と同様の工程である酸化性の高い雰 囲気での第2の熱処理工程に先立って、従来の技術にお ける熱処理では存在しない、酸化性の低い雰囲気での第 1の熱処理工程を行っている。第1の熱処理工程は、第 2の熱処理工程の処理条件とは異なる条件の工程であ り、安定した膜厚および膜質の薄い酸化膜を金属シリサ イド層の側壁に形成する。それにより、第2のRTP工 程での熱処理により異常酸化が発生するのを防止する。 【0036】図10は、256DRAMのプロセスアー キテクチャーにおける二工程熱処理酸化についての上記 したような手順を示している。なお、図10の手順は、 との発明を256MbDRAMに適用した場合として示 されているが、64MbDRAMに適用する場合であっ ても同様である。

2 雰囲気、120秒間の条件に、また第2RTP工程を 1050℃、○2 雰囲気、時間をパラメータとした条件 に設定した時の酸化膜の膜厚についてのデータを示して いる。加熱温度を1050°C一定とした場合には加熱時 間が長くなるほど膜厚は厚くなり、加熱時間を100秒 間とした場合には膜厚は100オングストロームとな る。これは、加熱温度を1100℃とした場合におい て、加熱時間を40秒間とした場合の膜厚(100オン グストローム)と同じになる。なお、図11中、XP は、P型拡散層を形成する時のインプランテーション条 件を示しており、その条件は、BF2 イオンをドーズ量 7E14 atoms/cm2、加速電界10KeVで注入すると とであり、またXNはN型拡散層を形成する時のインブ ランテーション条件を示しており、その条件は、As イ オンをドーズ量6E14 atoms/cm2、加速電界25Ke Vで注入することである。

【0038】図12はWSi層の側壁酸化膜の膜厚とゲ ートに流れるリーク電流GIDL (Gate Indu ced Drain Leak)との相関を示している。

TおよびPチャンネル型MOSFETのいずれの場合に も、酸化膜の膜厚が厚くなるにしたがってリーク電流G IDL (Gate Induced Drain Lea k) はなめらかに減少することがわかる。

【0039】図13は、電圧ストレス時間に対する不良 したセル (Single CellFail)の個数を 示している。セルの不良は、所定の時間電圧ストレスを 与えた後、512ミリ秒毎に、各セルの残留電荷量を調 べ、残留電荷量が不良を定める閾値以上にあるか否かに よって判定される。20時間の電圧ストレスを与えた 後、不良したセルの数を調べたところ、第2のRTPエ 程での加熱温度を1050℃、加熱時間を100秒間と したとき、不良したセルの数は顕著に減少することがわ かった。

【0040】図14は、ワードラインWLの低レベル電 位に対する不良したセルの個数を示している。第2のR TP工程での加熱温度を1050℃、加熱時間を100 秒間としたとき、不良をおこすセルの数は顕著に減少す るととがわかった。

[0041]

【発明の効果】二工程の後酸化熱処理の第1工程におい て低速な酸化速度で金属シリサイド層の側壁に薄いが安 定した酸化膜を形成しておくことにより第2工程で異常 酸化のない所望の厚さの酸化膜を金属シリサイド層の側 壁に形成することがでる。

【図面の簡単な説明】

【図1】この発明の実施の形態に係る、ゲートシリサイ ドゲート層の側壁の異常酸化を防止するための方法の1 工程における半導体構造の断面図。

【図2】この発明の実施の形態に係る、ゲートシリサイ 30 ドゲート層の側壁の異常酸化を防止するための方法の1 工程における半導体構造の断面図。

【図3】との発明の実施の形態に係る、ゲートシリサイ ドゲート層の側壁の異常酸化を防止するための方法の1 工程における半導体構造の断面図。

【図4】この発明の実施の形態に係る、ゲートシリサイ ドゲート層の側壁の異常酸化を防止するための方法の1 工程における半導体構造の断面図。

【図5】この発明の実施の形態に係る、ゲートシリサイ ドゲート層の側壁の異常酸化を防止するための方法の1 40 工程における半導体構造の断面図。

[図6] この発明の実施の形態に係るゲートシリサイド 層の側壁の異常酸化を防止するための方法における二工 程熱処理方式の時間ダイアグラムを示す図。

【図7】この発明の実施の形態に係るゲートシリサイド 層の側壁の異常酸化を防止するための方法における二工 程熱処理方式により実際に得られたゲート電極形状の断 面の電子顕微鏡 (SEM)写真。

【図8】この発明の実施の形態に係るゲートシリサイド 層の側壁の異常酸化を防止するための方法における二工 50 36…バーズ・ビーク、

程熱処理方式により実際に得られたゲート電極形状の斜 視概観の電子顕微鏡 (SEM) 写真。

【図9】との発明の他の実施の形態に係るゲートシリサ イド層の側壁の異常酸化を防止するための方法における 工程熱処理方式の時間ダイアグラムを示す図。

【図10】との発明の実施の形態に係るゲート導電層の 側壁の異常酸化を防止するための方法における処理手順 を示す図。

【図11】RTP条件と酸化膜の膜厚とのデータを示す 10 測定データ図。

【図12】WSi層の側壁酸化膜の膜厚とゲートに流れ るリーク電流GIDLとの特性曲線を示す図。

【図13】電圧ストレス時間に対する不良したセル(S ingle Cell Fail)の個数を示す図。

【図14】ワードラインWLの低レベル電位に対する不 良したセルの個数を示す図。

【図15】ゲートシリサイド層の側壁に酸化膜を形成す るための従来方法の1工程における半導体構造の断面 図」

【図16】ゲートシリサイド層の側壁に酸化膜を形成す 20 るための従来方法の1工程における半導体構造の断面

【図17】ゲートシリサイド層の側壁に酸化膜を形成す るための従来方法の1工程における半導体構造の断面

【図18】ゲートシリサイド層の側壁に酸化膜を形成す るための従来方法の1工程における半導体構造の断面 図。

【図19】ゲートシリサイド層の側壁に従来の熱処理方 法により実際に得られたゲート電極形状の断面の電子顕 微鏡(SEM)写真。

【図20】ゲートシリサイド層の側壁に従来の熱処理方 法により実際に得られたゲート電極形状の斜視概観の電 子顕微鏡(SEM)写真。

【符号の説明】

12…シリコン半導体基板、

14…薄いSiOz膜(絶縁膜)、

16…N* シリコン層(導電層)、

18…タングステンシリサイド(WSi)層(金属シリ サイド層)、

20…LPCVD (減圧CVD) Sis N4 層(キャッ プ層)、

22…フォトレジスト膜、

24…レジストパターン、

26…ゲートSiOz膜(ゲート絶縁膜)、

28…N⁺ シリコンゲート層(ゲート導電層)、

30…WSi層(金属シリサイド層)、

32…SiNキャップ層(キャップ層)、

34…酸化膜、

38…異常酸化、


42…薄い酸化膜、


* 4 4 …厚い酸化膜


[図2]

【図1】

11









[図3]

【図4】




【図5】

【図6】



[図9]

[図7]



1050°C -O2-100" 800°C-1%O2-307 15"-O2パージ(ガス羅換) 第1RTP工程 第2RTP工程

【図10】

ゲート等電層の側壁酸化の二工程熱処理の手順

- P-<100> Si ウェハ
- トランスファゲート酸化までの256 DRAM 工程
- ゲート構造層の積層:N+ポリシリコン/WSi/LPCVD-SigN4 およびゲート構造形成時に用いるマスク層
- ゲート構造形成時に用いるマスクの形成/
 ゲート構造層のエッチング
- ゲート構造の予備洗浄
- ゲート構造の二工程熱処理
- アニール:800℃-120'-N2
- 熟処理:1050℃-100*~O2

[図8]




[図11]


熱処理条件と駛化膜厚とのデータ (800°C-120"-N2+1050°C-XX"-O2)

温度(℃)	時間(秒)	酸化膿の膜厚 (オングストローム)
1050	22	55
1050	65	75
1050	100	100
1100	40	100

XP:BF2,7E14 atoms/cm2,10keV XN:As,6E14 atoms/cm² 25keV

【図14】






A: 第2RTP工程条件 1050℃ -22°-O₂ (酸化膜の展厚: 55 オングストローム)


B: 第2RTP工程条件 1050℃ -100"-O₂ (酸化膜の膜厚: 100 オングストローム)

A,B: 第1RTP工程条件 800℃-120*-N₂


【図16】



【図17】



【図19】



[図20]



フロントページの続き

(72)発明者 堅田 富夫

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 アツール・シー・アーメラ

アメリカ合衆国、 ニューヨーク州 10504、 アーモンク(番地なし) イン ターナショナル・ビジネス・マシーンズ・

コーポレイション内

(72)発明者 カラナム・バラスブラマンヤム

アメリカ合衆国、 ニューヨーク州

10504、 アーモンク(番地なし) イン ターナショナル・ビジネス・マシーンズ・

コーポレイション内

コーポレインコンド

(72)発明者 シャンービン・コ

アメリカ合衆国、 ニューヨーク州

10504、 アーモンク(番地なし) イン ターナショナル・ビジネス・マシーンズ・

コーポレイション内

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成15年6月13日(2003.6.13)

【公開番号】特開平11-345970

【公開日】平成11年12月14日(1999.12.14)

【年通号数】公開特許公報11-3460

【出願番号】特願平11-122947

【国際特許分類第7版】

H01L 29/78

27/108

21/8242

(FI)

H01L 29/78 301 G

27/10 671 Z

【手続補正書】

【提出日】平成15年2月25日(2003.2.2 5)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 半導体基板上に、絶縁膜、導電層、金属シリサイド層を順次形成する工程と、

前記絶縁膜、導電層、および金属シリサイド層をエッチングして、ゲート絶縁膜、ゲート導電層、およびゲートシリサイド層からなるゲート構造を形成する工程と、

前記ゲート構造を第1の<u>急速</u>熱処理条件で<u>急速</u>熱処理して前記ゲート構造の側壁に薄い酸化膜を形成し、ついで第2の<u>急速</u>熱処理条件で<u>急速</u>熱処理して前記薄い酸化膜を厚くし、それにより前記ゲート構造の側壁に酸化膜を形成する工程と、

を具備してなるゲート構造側壁の酸化膜の形成方法。

【請求項2】 第1の急速熱処理条件は不活性雰囲気を規定しており、第2の急速熱処理条件は活性雰囲気を規定していることを特徴とする、請求項1記載のゲート構造側壁の酸化膜の形成方法。

【請求項3】 第1の<u>急速</u>熱処理条件の不活性雰囲気は 窒素(N₂)雰囲気であり、第2の<u>急速</u>熱処理条件の活 性雰囲気は酸素(O₂)雰囲気であることを特徴とす る、請求項1記載のゲート構造側壁の酸化膜の形成方 法

【請求項4】 第1の急速熱処理条件の不活性雰囲気はアルゴン (Ar)雰囲気であり、第2の急速熱処理条件の活性雰囲気は酸素 (O_2) 雰囲気であることを特徴とする、請求項1記載のゲート構造側壁の酸化膜の形成方法。

【請求項5】 第1の<u>急速</u>熱処理条件は不活性雰囲気に20%以下の酸素を含んだ弱い酸化性雰囲気を規定しており、第2の<u>急速</u>熱処理条件は強い酸化性雰囲気を規定していることを特徴とする、請求項1記載のゲート構造側壁の酸化膜の形成方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】変更

【補正内容】

【0008】この発明によれば、半導体基板上に、絶縁膜、導電層、金属シリサイド層を順次形成する工程と、前記絶縁膜、導電層、および金属シリサイド層をエッチングして、ゲート絶縁膜、ゲート導電層、およびゲートシリサイド層からなるゲート構造を形成する工程と、前記ゲート構造の側壁に薄い酸化膜を形成し、ついで第2の急速熱処理条件で急速熱処理して前記薄い酸化膜を厚くし、それにより前記ゲート構造の側壁に酸化膜を形成する工程と、を具備してなるゲート構造側壁の酸化膜の形成方法が提供される。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正内容】

【0009】第1の急速熱処理条件は不活性雰囲気を規定しており、第2の急速熱処理条件は活性雰囲気を規定していることが好ましい。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】第1の<u>急速</u>熱処理条件の不活性雰囲気は窒素 (N_2) 雰囲気であり、第2の<u>急速</u>熱処理条件の活性雰囲気は酸素 (O_2) 雰囲気であることが好ましい。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】第10急速熱処理条件の不活性雰囲気はアルゴン (Ar) 雰囲気であり、第20急速熱処理条件の活性雰囲気は酸素 (O_2) 雰囲気であることが好ましい。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【0012】第1の<u>急速</u>熱処理条件は不活性雰囲気に20%以下の酸素を含んだ弱い酸化性雰囲気を規定しており、第2の<u>急速</u>熱処理条件は強い酸化性雰囲気を規定していることが好ましい。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0013

【補正方法】変更

【補正内容】

【0013】第1の急速熱処理条件の急速熱処理工程は 第1の加熱炉を用いて行い、第2の急速熱処理条件の急 連熱処理工程は第2の加熱炉を用いて第1の加熱炉から 分離して行うことが好ましい。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正内容】

【0014】第1の<u>急速</u>熱処理条件の<u>急速</u>熱処理工程および第2の<u>急速</u>熱処理条件の<u>急速</u>熱処理工程は同じ加熱炉を共通に用いて行うことが好ましい。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【0015】第1の<u>急速</u>熱処理条件の<u>急速</u>熱処理工程と 第2の<u>急速</u>熱処理条件の<u>急速</u>熱処理工程との間にさらに 清浄工程を具備することが好ましい。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】変更

【補正内容】

【0019】第10<u>急速</u>熱処理条件における加熱温度は 700 ℃ないし1000 ℃であり、第20<u>急速</u>熱処理条件における加熱温度は1000 ℃ないし1150 ℃であることが好ましい。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】第1の<u>急速</u>熱処理条件における加熱温度は 800℃であり、第2の<u>急速</u>熱処理条件における加熱温 度は1050℃であることが好ましい。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0021

【補正方法】変更

【補正内容】

【0021】第1の<u>急速</u>熱処理条件における加熱時間は 100ないし150秒であり、第2の<u>急速</u>熱処理条件に おける加熱時間は20ないし120秒であることが好ま しい。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正内容】

【0022】第1の<u>急速熱</u>処理条件における加熱時間は 120秒であり、第2の<u>急速熱処理条件における加熱時</u>間は65秒であることが好ましい。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0023

【補正方法】変更

【補正内容】

【0023】第1の<u>急速</u>熱処理条件における加熱時間は 120秒であり、第2の<u>急速</u>熱処理条件における加熱時間は100秒であることが好ましい。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正内容】

【0024】第1の<u>急速</u>熱処理条件における加熱温度は 800 \mathbb{C} であり、第2の<u>急速</u>熱処理条件における加熱温度は 1100 \mathbb{C} であることが好ましい。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】変更

【補正内容】

【0025】第1の急速熱処理条件における加熱時間は

120秒であり、第20<u>急速</u>熱処理条件における加熱時間は40秒であることが好ましい。

COUNTY TO SOME SHOW



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
☐ FADED TEXT OR DRAWING		
BLURRED OR ILLEGIBLE TEXT OR DRAWING		
SKEWED/SLANTED MAGES		
COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
☐ LINES OR MARKS ON ORIGINAL DOCUMENT		
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		
OTHER:		

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)